newsis

  • 페이스북
  • 트위터
  • 유튜브

삼성, '세계 최초' 3나노 양산 임박…파운드리 판세 뒤짚을까

등록 2022.06.27 14:52:56

  • 이메일 보내기
  • 프린터
  • PDF
associate_pic

[평택=뉴시스] 전신 기자 = 윤석열 대통령과 조 바이든 미국 대통령이 20일 경기 평택 삼성전자 반도체 공장을 방문했다. 사진은 윤 대통령과 바이든 대통령이 차세대 GAA(Gate-All-Around) 기반 세계 최초 3나노 반도체 시제품에 사인한 모습. 2022.05.20. photo1006@newsis.com

[서울=뉴시스] 이인준 기자 = 삼성전자가 이번 주 세계 최초로 3나노미터(㎚·1㎚는 10억분의 1m) 공정 양산에 돌입할 전망이다. 동시에 차세대 공정기술인 GAA(Gate-All-Around)도 선제 도입한다. 첨단산업의 성장을 뒷받침하기 위한 고효율·저전력·초소형 초미세공정 칩 기술 분야에서 신기원을 이룬 것이다. 삼성전자는 일단 TSMC보다 한발 앞서 선단 공정 양산에 들어가며, 미래 기술과 고객 확보에서 우선권을 쥐게 됐다. 다만 수율 관리 등 생산 안정화와 고객사별 최적화 등은 앞으로 변수다.

27일 업계에 따르면 삼성전자는 이번 주 3나노 공정이 적용된 최첨단 반도체 웨이퍼의 대량 생산을 시작한다.

'나노'는 반도체 공정을 통해 만드는 전기 회로의 최소 선폭을 뜻한다. 나노는 고대 그리스어의 난쟁이를 뜻하는 나노스(nanos)에서 유래한 말로, 1나노는 머리카락 굵기(약 100마이크로미터·㎛)의 10만분의 1 정도에 불과하다. 사실상 맨눈으로는 식별할 수 없을 정도다. 전기 회로를 이처럼 세밀하게 그릴 수 있으면, 웨이퍼 한 장당 더 많은 전기 회로가 들어간다. 기존보다 더 작게, 더 많이 생산할 수 있다. 또 칩 크기가 작아지면 적은 전력으로, 더 빠르게 반도체를 구동할 수 있다. 또 배터리 수명 증가, 발열 감소 등에도 유리하다. 요즘 반도체 업계가 초미세화 공정에 목을 매는 이유는 이 때문이다.

◆삼성 '3나노' 고지 선점…지각변동 일으키나

그런 의미에서 삼성전자가 '3나노' 고지에 먼저 오른 것은 업계에 미치는 파급력이 적지 않을 전망이다. 삼성전자의 기술력이 세계 최고 수준이라는 점뿐 아니라, 파운드리(반도체 위탁생산) 업계 만년 2위인 삼성전자가 추격을 위해 피치를 올리고 있다는 것을 보여주는 것이기 때문이다.

업계에 따르면 현재 10나노 미만 초미세 공정을 도입한 회사는 현재 대만의 TSMC와 삼성전자 단둘뿐이다. 다른 업체들은 막대한 투자비에 대한 부담으로 인해 대부분 기술 개발을 포기한 상태다. 이에 초미세 공정 시장은 두 회사가 수년째 양분하고 있는 상태다.

associate_pic

다만 늘 TSMC가 우위다. 반도체 전문 시장조사업체 IC인사이츠에 따르면 2020년 말 기준으로 10나노 미만 반도체 공정의 전 세계 생산능력 점유율은 대만(TSMC)가 62.8%, 한국(삼성전자) 37.2%를 기록했다. 10나노 미만 공정 제품이 전체 시장에서 차지하는 비중은 약 20%로 추정된다. 이런 가운데 삼성전자가 먼저 3나노 공정을 도입하면서 본격적인 추격에 나선 것으로 업계에서는 평가하고 있다. 반면 TSMC는 3나노 양산 일정을 올해 상반기에서 하반기로 한 번 미룬 상태다.

◆GAA, 차세대 공정도 조기 도입…전력 효율면에서 유리

삼성전자는 3나노 공정 양산뿐 아니라 차세대 공정도 경쟁사보다 먼저 도입해 주목받고 있다. 바로 GAA(Gate-All-Around) 기술이다.

GAA는 초미세 공정의 가장 큰 난관으로 여겨지는 전력 효율 저하 문제를 극복하기 위해 도입된 신기술이다. 삼성은 20년 이상 GAA에 투자했다. 반도체 칩의 크기가 작아질수록 반도체 내 전류 흐름을 위해 스위치를 켜고 끄는 트랜지스터도 함께 작아지고 있는데, 그 결과 전류의 흐름을 제어하는 데 어려움이 커졌다. 그만큼 장치의 사용 전력을 효율적으로 사용할 수 없다는 뜻이다. '반도체 트랜지스터의 집적도는 24개월마다 두 배 높아진다'는 무어의 법칙도 2010년대 들어 한계를 맞았다. 이에 업계에서는 입체구조 공정인 '핀펫(FinFET) 기술'를 통해 급한 불을 껐지만, 4나노 공정 이하부터는 이 같은 구조로도 수율 관리에 애를 먹고 있다.

이에 삼성전자는 GAA를 선제적으로 도입한 상태다. 이 기술은 트랜지스터에서 전류의 흐름을 제어하는 '게이트'와 전류가 흐르는 '채널'이 닿는 면적을 넓혀서 전력 효율성을 높였다. 앞서 '핀펫'은 게이트와 채널이 '위-좌-우' 3개 면에서 만난다. 'GAA'는 아랫면까지 포함해, 전면이 맞닿는다. 채널이 게이트에 닿는 실질적인 면적을 늘려 충분한 양의 전력이 흐르도록 하는 것이다. 이를 통해 채널 조정 능력이 높아지고, 칩의 동작 전압도 낮출 수 있다. 업계에 따르면 3나노 GAA 공정을 활용하면 7나노 핀펫 대비 칩 면적은 45%, 소비전력의 경우 50% 절감할 수 있다. 성능도 약 35% 향상될 전망이다. 3나노 양산은 물론 GAA 도입까지 삼성전자는 선단 공정 경쟁에서 한발 앞서 나가게 됐다.   


associate_pic

◆수율·고객 최적화 등 관건…인텔 시장 진출도 변수

다만 낙관할 수 있는 상황만은 아니다.

완성도가 더 중요한 상황이다. TSMC와 삼성전자는 모두 지난해와 올해 초까지 주력 고객사 반도체 생산에 연달아 차질을 빚었다. 초미세화 지속으로 반도체 공정 난도가 높아지면서, 업체들도 대응에 어려움을 겪고 있는 상태다. 수율(전체 생산품에서 양품이 차지하는 비율) 관리가 대표적이다. 생산된 제품 중 절반 이상에서 결함이 생겨, 버려야 한다면 수익성이 전혀 없기 때문이다. 또 고객사의 주문량이나 납기 등 요구에 맞추지 못해, 3나노 공정을 개발하고도 제품 생산은 미루는 등 상황이 나올 가능성도 있다.

여기에 삼성전자와 TSMC가 양분하던 초미세 공정 시장에 내년부터는 반도체 제국 인텔도 가세한다. 인텔은 7나노급 공정인 '인텔4'를 올해 하반기, 3나노에 준하는 공정인 '인텔4'를 2023년 하반기 상용화할 계획이다. 오는 2024년 말에는 TSMC나 삼성전자보다 앞서 2나노 이하 공정인 18A(옹스트롬·1A는 0.1나노)를 양산하겠다는 목표도 제시했다. 두 업체가 양분하던 시장에 새로운 경쟁자가 등장하면 경쟁은 한층 더 치열해질 전망이다.


◎공감언론 뉴시스 ijoinon@newsis.com

많이 본 기사

이 시간 Top