삼성전자·SK하이닉스, 차세대 D램 개발 경쟁 '후끈'

SK하닉, 세계 최초 10나노급 6세대 D램 개발

AI패권 달린 'D램', 성능·효율 높이기 업계 사활

삼성전자는 연내 양산 예고…시장 선점 경쟁

[서울=뉴시스]SK하이닉스 1c DDR5 D램. (사진 = 업체 제공) 2024.08.29. [email protected]  *재판매 및 DB 금지

[서울=뉴시스]이인준 기자 = 인공지능(AI) 등 미래 첨단 산업의 열쇠를 쥔 메모리 D램 시장의 차세대 제품 개발 경쟁에 불이 붙었다.

초거대 AI의 등장 이후 D램 메모리는 빠른 연산을 위한 필수품으로 급격하게 부상하고 있다. 특히 반도체는 크기가 작아질수록 성능과 효율이 높아지는 특성이 있어 업계들은 초미세 공정 개발 경쟁에 사활을 걸고 있다.

30일 업계에 따르면 SK하이닉스는 세계 최초로 현존 D램 중 가장 미세화된 10나노미터(㎚·10억분의 1m)급 6세대(1c) 기술 개발을 완료했다.

반도체 업계는 10나노대 D램부터 알파벳 기호를 붙여 세대를 구분하고 있는데 1c는 1x(1세대), 1y(2세대), 1z(3세대), 1a(4세대), 1b(5세대)를 잇는 차세대 공정 기술이다.

앞서 5세대 1b 제품은 지난해 5월 삼성전자가 SK하이닉스보다 먼저 양산에 들어갔는데, SK하이닉스가 6세대 개발에서 먼저 치고 나가는 모양새다.

D램 메모리 업계의 양대 산맥인 삼성전자와 SK하이닉스의 D램 개발 경쟁이 한층 더 치열해질 전망이다.

'경박단소' D램, 미세화가 핵심 경쟁력

D램 업계가 차세대 공정 개발에 열을 올리는 이유는 미세화 수준을 높여 성능과 효율을 높일 수 있기 때문이다.

이론상 반도체의 크기가 작아질수록 집적도가 높아지고, 전자의 이동 거리가 짧아진다. 특히 무엇보다 메모리 업계 최대 화두인 원가 절감의 효과가 있다. 웨이퍼 한 장당 더 많은 칩을 생산할 수 있기 때문이다.

SK하이닉스가 이번에 개발한 1c의 동작속도는 이전 세대 대비 11% 빨라지고 전력효율은 9% 이상 개선됐다. 또 1b 대비 생산성은 30% 이상 향상됐다.

HBM(고대역폭메모리) 경쟁과도 무관하지 않다.

엔비디아 그래픽처리장치(GPU)에 들어가는 HBM도 D램에 해당한다. 여러 개의 D램을 쌓아 만드는 제품인 만큼, 원재료가 되는 D램 경쟁력이 중요하다. 앞으로 최대 격전지가 될 6세대 HBM4 역시 어떤 세대의 D램을 사용할지가 각사의 경쟁 전략이 될 수 있다.

삼성도 연내 양산…후속 제품 경쟁도 치열

이번 SK하이닉스의 개발 소식에 앞서 삼성전자도 이미 연내 1c D램을 양산한다고 밝힌 상태다. 내년 양산을 예고한 SK하이닉스보다 양산은 한 발 빠를 수 있다.

이재용 삼성전자 회장은 지난 4월 독일 오버코헨에 위치한 자이스(ZEISS) 본사를 방문해 EUV(극자외선) 노광장비를 적용한 1c D램 양산 등에 대한 양사 협력 강화 방안을 논의했다. 미국 마이크론도 자사 최초로 EUV 노광장비를 활용한 1c D램을 개발 중이다.

다만 미세화 한계 돌파가 언제까지 가능할지는 미지수다. D램 미세화 공정이 100나노급 이하에 진입한 이후 업계는 1~2년마다 10나노 이상씩 선폭을 줄이는 데 성공했으나 갈수록 기술 개발 진척이 더디다.

앞서 D램 업계는 20나노급은 '2x-2y-2z' 3세대 만에 공정 개발의 한계를 돌파했으나, 10나노대 공정은 이번이 6세대 공정으로 이어 2026년 10나노급 7세대(1d·11나노 수준)로 진입할 것으로 보고 있다.

업계에서는 이에 따라 10나노 이하 D램에서 3D(3차원) 신구조가 도입될 것으로 보고 있다. D램 칩을 수직으로 쌓아 집적도를 높이는 기술이다. 이를 통해 단일 칩에서 100Gb 이상으로 용량을 확장할 수 있다.


◎공감언론 뉴시스 [email protected]